AMD detalla su diseño 3D V-Cache en ISSCC
En una de las sesiones realizadas en línea esta semana en la Conferencia Internacional de Circuitos de Estado Sólido, AMD compartió más detalles sobre su diseño 3D V-Cache. La parte interesante aquí es el diseño general de AMD 3D V-Cache y cómo interactúa con la CPU. Se dice que el chip de caché en sí tiene un tamaño de 36mm² y se conecta directamente a la memoria caché L3 a través de una interfaz de silicona o TSV.